Renesas 抖动衰减器利用低抖动外部参考和控制电路系统,可从一个或多个输入时钟信号中消除不需要的噪声。该标准系列产品的不同型号使用 VCXOs 或简单晶体作为参考。创新技术支持使用固定频率晶体,而非市面稀缺的牵引晶体器件。此外,抖动衰减器产品还包括频率转换部分,支持输出频率与输入频率存在差异。这种输入-输出频率可根据所选器件采用整数或非整数比。该系列中的若干器件均可支持多个上述比率,从而提供多种独立频率,甚至还支持输出频率之间的非整数关系。

将抖动衰减器和频率转换器集成在一起简化了电路,同时将物料清单 (BOM) 减至最少。 Renesas’ 的丰富抖动衰减器和频率转换器产品组合具有不同级别的性能、功耗和可编程性,可以满足几乎任何应用的需求。 Renesas 抖动衰减器支持各种单端和差分信号级,如 LVCMOS、LVPECL、LVDS、HCSL、HSTL 或 SSTL。

针对PCIe、SAS/SATA、USB 3.0 和 XAUI 应用,寻求特定应用信号Repeater和Retimer的客户,请点击此处。

< 200fs JITTER

< 100fs JITTER

Applications and Standards

 

关于抖动衰减器(抖动清除器)
抖动衰减器(又名抖动清除器)用于降低给定计时信号上的抖动幅度。 抖动可被定义为理想周期性计时信号中不希望出现的偏差,并可在频率、相位或连续脉冲振幅等特性中观察到。 出现高水平抖动的原因包括轨迹或电缆较长及系统环境嘈杂,会导致在高性能应用中产生不需要的系统行为。 Renesas’ 的抖动衰减器(抖动清除器)使用创新的锁相振荡器来锁定嘈杂的时钟信号,然后将获得的高品质信号输出到时钟网络内的其它器件。

文档

文档标题 类型 日期
PDF906 KB
概览
 

视频和培训

ClockMatrix™2 System Synchronizer Overview

The ClockMatrix™ 2 Family of high-performance, precision, multi-channel timing devices for 400Gbps/800Gbps optical transport and wireline network applications builds on the ClockMatrix devices introduced in 2019 for 5G wireless and 100Gbps/200Gbps wireline network applications. This second-generation family delivers improved performance with phase jitter as low as 88fs RMS. The highly integrated devices serve as full-function IEEE 1588 synchronization clocks and also provides ultra-low jitter reference clocks for synchronous Ethernet PHYs with data rates up to 112Gbps PAM-4, reducing design complexity and bill of materials (BOM). Visit renesas.com/clockmatrix to learn more.